PCB布線減少高頻信號串擾的措施都有哪些?

pcb設計布線解決信號串擾的方法有哪些?PCB設計布線解決信號串擾的方法。信號之間由于電磁場的相互而產(chǎn)生的不期望的噪聲電壓信號稱為信號串擾。串擾超出一定的值將可能引路誤動作從而導致系統(tǒng)無法正常工作。接下來為大家分享高速PCB設計布線解決信號串擾的方法。

PCB設計布線解決信號串擾的方法

一、 在可能的情況下降低信號沿的變換速率

通常在器件的時候，在滿足設計規(guī)范的同時盡量選擇慢速的器件，并且避免不同種類的信號混合使用，因為快速變換的信號對慢變換的信號有潛在的串擾危險。

二、采用屏蔽措施

為高速信號提供包地是解決串擾問題的一個有效途徑。然而，包地會導致布線量增加，使原本有限的布線區(qū)域更加擁擠。另外，地線屏蔽要達到預期目的，地線上接地點間距很關(guān)鍵，一般小于信號變化沿長度的兩倍。同時地線也會增大信號的分布，使傳輸線阻抗增大，信號沿變緩。

三、合理設置層和布線

合理設置布線層和布線間距，減小并行信號長度，縮短信號層與平面層的間距，增大信號線間距，減小并行信號線長度(在關(guān)鍵長度范圍內(nèi))，這些措施都可以有效減小串擾。

四、設置不同的布線層

為不同速率的信號設置不同的布線層，并合理設置平面層，也是解決串擾的好方法。

五、阻抗匹配

如果傳輸線近端或遠端終端阻抗與傳輸線阻抗匹配，也可以大大減小串擾的幅度。

串擾分析的目的是為了在PCB實現(xiàn)中迅速地發(fā)現(xiàn)、定位和解決串擾問題。一般的仿真工具與環(huán)境中仿真分析與PCB布線環(huán)境互相獨立，布線結(jié)束后進行串擾分析，得到串擾分析報告，推導出新的布線規(guī)則并且重新布線，再分析修正，這樣設計的反復比較多。

通過仿真分析可以看到，實際的串擾結(jié)果都不相同，并且差距很大。因此，一個好的工具應該不僅能夠分析串擾，并且能夠應用串擾規(guī)則進行布線。另外，一般的布線工具僅用于物理規(guī)則驅(qū)動，對控制串擾的布線只能通過設定線寬和線間距，以及并行走線長度等物理規(guī)則來約束。采用信號完整性分析和設計工具集ICX可以支持真正意義上的電氣規(guī)則驅(qū)動布線，其仿真分析和布線在一個環(huán)境下完成，在仿真時可以設定電氣規(guī)則和物理規(guī)則，在布線的同時自動計算過沖、串擾等信號完整性要素，并根據(jù)計算的結(jié)果自動修正布線。這樣的布線速度快，而且真正符合實際的電氣性能要求。